深圳振华航空半导体有限公司

   动态存储器每片只有一条输入数据线，而地址引脚只有8条。

   为了形成64K地址，必须在系统地址总线和芯片地址引线之间专门设计一个地址形成电路。

   使系统地址总线信号能分时地加到8个地址的引脚上，借助芯片内部的行锁存器、列锁存器和译码电路选定芯片内的存储单元，锁存信号也靠着外部地址电路产生。

   当要从DRAM芯片中读出数据时，CPU首先将行地址加在A0-A7上，而后送出RAS锁存信号，该信号的下降沿将地址锁存在芯片内部。

   接着将列地址加到芯片的A0-A7上，再送CAS锁存信号，也是在信号的下降沿将列地址锁存在芯片内部。

   然后保持WE=1，则在CAS有效期间数据输出并保持。

   当需要把数据写入芯片时，行列地址先后将RAS和CAS锁存在芯片内部，然后，WE有效，加上要写入的数据，则将该数据写入选中的存贮单元。

   由于电容不可能长期保持电荷不变，必须定时对动态存储电路的各存储单元执行重读操作，以保持电荷稳定，这个过程称为动态存储器刷新。

   PC/XT机中DRAM的刷新是利用DMA实现的。

   首先应用可编程定时器8253的计数器1，每隔1⒌12μs产生DMA请求，该请求加在DMA控制器的0通道上。

   当DMA控制器0通道的请求得到响应时，DMA控制器送出到刷新地址信号，对动态存储器执行读操作，每读刷新一行。